Laporan Akhir 1 M3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

2.1 Alat

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2.2 Bahan (proteus) 

a. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112

b. Power DC

Gambar 4. Power DC

c. Switch (SW-SPDT)

Gambar 5. Switch

d. Logicprobe atau LED

Gambar 5. Logic Probe

3. Rangkaian Simulasi [Kembali]

Gambar 6. Rangkaian 2a 

Gambar 7. Rangkaian 2b 

4. Prinsip Kerja Rangkaian [Kembali]

    Rangkaian diatas merupakan rangkaian Counter asynchronous, yang mana clock flip flop selanjutnya berasal dari output flip flop sebelumnya. Pada rangkaian tersebut terdapat 6 saklar yang masing masing saklar tersebut terhubung ke 2 IC berbeda yaitu IC 74LS90 dan 7493. IC 74LS90 merupakan decoder bilangan decimal, sedangkan 7493 merupakan decoder bilangan hexadecimal. Output pada masing masing IC tersebut dihubungkan ke logicprobe

    Saat R0(1) dan R0(2) berlogika 1, maka IC akan dalam keadaan MR, sehingga output akan menjadi 0. Saat R0(1) atau R0(2) berlogika 0, maka IC akan count up. Untuk percobaan 2a, output yang dihasilkan count up tidak berurutan, karena CK B terhubung ke sinyal clock, bukan ke output LSB. Saat percobaan 2b, output yang dihasilkan berurutan, karena CK B terhubung ke output LSB. Prinsip kerja count asynchronous clock FF yaitu selanjutnya berasal dari output sebelumnya

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Jelaskan perbedaan percobaan 2a dengan percobaan 2b

    Perbedaannya terdapat pada input CK B, sehingga output yang dihasilkan saat count up pun berbeda. Pada percobaan 2a, input CK B terhubung ke sinyal clock yang sama pada input CK A, sehingga output yang dihasilkan tidak berurutan saat count up. Sedangkan pada percobaan 2b, input CK B terhubung ke output LSB yang sebelumnya, sehingga output yang dihasilkan berurutan

2. Mengapa terjadi perbedaan output pada percobaan 2a dan 2b?
    

    Karena, adanya perbedaan input pada CK B. Pada percobaan 2a, input CK B terhubung ke clock yang sama dengan CK A, sehingga tidak ada masukan dari output sebelumnya, hal ini tidak sesuai dengan prinsip kerja counter asynchronous, yaitu clock FF selanjutnya berasal dari output sebelumnya, sehingga output saat count up tidak berurutan dari 0-15 atau 0-9. Sedangkan untuk percobaan 2b, input CK B terhubung ke output LSB yang sebelumnya, hal ini sesuai dengan prinsip kerja counter asynchronous, sehingga output yang dihasilkan pun berurutan dari 0-15, atau 0-9

7. Link Download [Kembali]

• Download Rangkaian Simulasi 2a Klik Disini 
• Download Rangkaian Simulasi 2b Klik Disini 
• Download video simulasi Klik Disini 
• Download HTML Klik Disini 
• Download datasheet 74LS90 Klik Disini 
• Download datasheet 7493 Klik Disini
• Download datasheet switch Klik Disini
• Download datasheet logicprobe Klik Disini